



NFF 214
Partie 1

Calculateurs hautes performances Architectures et programmation

B. Lécussan



bernard.lecussan@cnam.fr

Objectifs du parallélisme

Organiser un ensemble de processeurs en opérations efficaces.

Eviter les goulets d'étranglements et peuvent constituer :

- La mémoire
- Le support de communication
- Les E/S





Plan du cours

- **Les modèles de programmation et d'exécution**
- **Les types de parallélisme**
 - **Vectoriel**
 - **Mémoire Distribuée**
 - **Mémoire Partagée**
- **La programmation des calculateurs parallèles**
- **Les évolutions prévisibles**

[ref](#)

[Top lis](#)

[IBM](#)


[madeW](#)

1) Les modèles de programmation et d'exécution

composantes d'un modèle de programmation

- ❖ Les données
- ❖ Le programme
- ❖ Le contrôle
- ❖ Les opérations
- ❖ La communication

Les ressources d'un ordinateur



1.1) Performances : a) la tyrannie de la loi d'Amdahl



$$T = N * C * Tc$$

Nombre d'instructions exécutées

Nombre moyen de cycles de base par instruction

Temps decycle du processeur

$$\text{Speed_up} = \frac{1}{(1 - \text{Part amélioration}) + \frac{\text{Part amélioration}}{\text{Speed_up amélioration}}}$$

Exemples

❖ L'augmentation de performances attendue, en améliorant une partie de la machine, est limitée par la fraction du temps pendant laquelle cette partie est utilisée.

$$T = T_s + T_p/n$$

T_s = Temps d'exécution de la partie séquentielle

T_p = Temps d'exécution de la partie parallélisable

n = Nombre de processeurs

Soit f la fraction du temps de la partie séquentielle

Le facteur d'accélération est donné par :

$$S(n) = \frac{T_s}{f * T_s + (1 - f) * T_s / n} = \frac{n}{1 + (n - 1) * f} = \frac{1}{f + \frac{1 - f}{n}}$$


- **Exemple1: 80 : 20**
80% parallèle sur 80 PE
20% séquentiel

$$Speed_up = \frac{1}{(1 - 0,80) + \frac{0,80}{80}} = 4,76$$

- **Exemple2: 99 : 1**
99% parallèle sur 100 PE
1% séquentiel

$$Speed_up = \frac{1}{(1 - 0,99) + \frac{0,99}{100}} = 50,25$$

Maximum Speedup - Loi d'Amdahl






Question : Avec seulement 5% du calcul total restant séquentiel, quel est le nombre suffisant de processeurs d'un ordinateur parallèle pour atteindre le maximum d'efficacité?

b) Un modèle analytique des performances

On considère un graphe de tâches à un seul niveau représentant un travail partitionné en unions disjointes de tâches s'exécutant sur n processeurs.



Temps de calcul parallèle

$$T_p = t_0 + t_{n+1} + \max_{1 \leq i \leq n} t_i$$

i-th processor computation time
 $1 \leq i \leq n$

Efficacité parallèle

$$E = \frac{T_s}{n * T_p}$$

Best sequential computation time


Maximum d'efficacité

$$T_{\min} = (t_0 + t_{n+1}) + \frac{T_{\text{par}}}{n}$$

Sequential part computation time

Parallel part computation time

1.3) Le Calculateur Vectoriel




Earth Simula

1
2
3

Registre Instruct
Registre Adress
Compteur Ord

1.4) SIMD Single Instruction Multiple Data



Rangement des données en mémoire

Mémoire 0

$A(0,0)$
$A(1,0)$
$A(2,0)$
$A(n-1,0)$
$B(0,0)$
$B(1,0)$
$B(2,0)$
$B(n-1,0)$
$C(0,0)$
$C(1,0)$
$C(2,0)$
$C(n-1,0)$


Mémoire i

$A(0,i)$
$A(1,i)$
$A(2,i)$
$A(n-1,i)$
$B(0,i)$
$B(1,i)$
$B(2,i)$
$B(n-1,i)$
$C(0,i)$
$C(1,i)$
$C(2,i)$
$C(n-1,i)$


Mémoire n-1

$A(0,n-1)$
$A(1,n-1)$
$A(2,n-1)$
$A(n-1,n-1)$
$B(0,n-1)$
$B(1,n-1)$
$B(2,n-1)$
$B(n-1,n-1)$
$C(0,n-1)$
$C(1,n-1)$
$C(2,n-1)$
$C(n-1,n-1)$

1.5) Le multiprocesseur à mémoire partagée



1.6) Le multiprocesseur à mémoire distribuée



1.7) Les trois paramètres des calculateurs parallèles

- ❖ **la latence** pour accéder à une donnée
 - latence de la hiérarchie mémoire (caches, mémoire centrale, disque)
 - latence réseau
- ❖ **la vitesse de transfert** des données d'une tâche s'exécutant dans un processeur vers une tâche d'un autre processeur
- ❖ **la performance** scalaire d'un processeur : le nombre d'instructions par cycle (IPC)

Latence versus débit

Avion	Paris/DC	Vitesse	Passagers	Débit (p*km/h)
Boeing 747	6,5 heures	976 km/h	470	458 720
Concorde	3 heures	2160 km/h	132	285 120

Exercice

calculateur parallèle dont les accès mémoires distants coûtent 2.000ns
processeur a une horloge à 2 Ghz et exécute une instruction par cycle
0,5 % des instructions engendrent un accès distant

Calculer le CPI d'une telle machine :

$$\bullet \text{ CPI} = 1 + 0,5 \% * 2000/0,5 = 21$$

1.8) Une vision logicielle : les modèles de programmation parallèle

- Un programme parallèle est composé de un ou plusieurs flots d'exécution opérant sur un ensemble de données.
- Un modèle de programmation parallèle doit spécifier :
 - ❖ **Les données** accédées par les flots
 - accès à des variables partagées
 - accès à des variables distantes
 - ❖ **Les opérations** qui peuvent être effectuées sur ces données
 - R/W atomique sur des données partagées
 - send ou receive (N° de process // adresse locale)
 - ❖ **L'ordre d'exécution**
 - Exclusion mutuelle sur la modification de certaines données
 - Les événements comme moyen de synchronisation

1.9) Les niveaux d'abstraction

Applications
parallélisées

CAO

BdD

Calcul Scient.

Simula

Modèle de programmation

Multiprogrammation

Mémoire distribuée

Mémoire partagée

Paradigme de programmation

Abstraction de communication :
Interface user/system

Compilation ou bibliothèque

Service de l'OS

Interface hard/soft

Interface matériel

Médium de communication physique




2) Les types de parallélisme



2.1) Le parallélisme de données

- **Par des calculateurs vectoriels**
- **Par des multiprocesseurs**

2.1.1) Architecture du calculateur vectoriel



Considérons l'opération vectorielle classique suivante :

$$Y = a * X + Y \text{ avec } X \text{ et } Y \text{ vecteurs et } a \text{ scalaire}$$

Soit des vecteurs de longueurs $L = 64$, taille des registres vectoriels.

Programme scalaire

```
DDI    R4, Rx, #512    ; dernière adresse à lire
LD     F0, a
LD     V1, Rx
LD     F2, 0(Rx)      ; chargement de X(i)
MULTD  F2, F0, F2      ; calcul a x X(i)
LD     F4, 0(Ry)      ; chargement de Y(i)
DDD    F4, F2, F4      ; a x X(i) + Y(i)
LD     F4, 0(Ry)      ; rangement à Y(i)
DDI    Rx, Rx, #8      ; suivant de X
DDI    Ry, Ry, #8      ; suivant de Y
UB     R20, R4, Rx      ; calcul de la limite
NZ     R20, loop
```

Programme vectoriel

```
LD     F0, a           ; chargement du scalaire
LV     V1, Rx          ; chargement du vecteur X
MULTSV V2, F0, V1      ; multiplication scalaire
LV     V3, Ry          ; chargement du vecteur Y
ADDV   V4, V2, V3      ; addition vectorielle
SV     Ry, V4          ; rangement du résultat
```

Exécution de 578 instructions

Exécution de 6 instructions

2.1.3) Gestion de l'allocation des données mémoire

Composantes des vecteurs
 ne sont pas forcément consécutives
 en mémoire d'où pb pour
 utiliser registres vectoriels.

Ex. Produit de matrices de taille 100

```
do 10 i = 1, 100
```

```
do 10 j = 1, 100
```

```
A(i,j) = 0.0
```

```
do 10 k = 1, 100
```

```
10 A(i,j) = A(i,j) + B(i,k) x C(k,j)
```

$A(i, k)$ et $B(i, k+1)$ sont distants de 100.
 $A(k+1, j)$ et $C(k+1, j)$ sont distants de 1.


Rangement en mémoire :

- par lignes (tous les langages sauf FORTRAN)
- par colonnes (FORTRAN)


Le registre *Stride* contient la
 valeur de l'intervalle

de

800



Adresses mémoire croissantes



2.1.4) Gestion des vecteurs de longueur quelconque

Soit l'opération :

do 10 *i* = 1, *n*

Y(i) = *a* x *X(i)* + *Y(i)*

valeur connue à l'exécution



- Soit VLR un registre spécialisé contenant la valeur de la longueur du vecteur
- Valeur Max de VLR = Taille des registres vectoriels (MVL)

low = 1

VL = (*n mod MVL*) ; *taille du premier sous vecteur*

do 1 *j* = 0, (*n / MVL*) ; *boucle vectorielle externe*

do 10 *i* = *low*, *low* + *VL* - 1
Y(i) = *a* x *X(i)* + *Y(i)* ; *boucle interne sur chaque sous-vecteur*

10 *continue*

low = *low* + *VL* ; *passage au vecteur suivant*

VL = *MVL* ; *taille maximale*

1 *continue*

2.1.5) Exemples de vectorisation

Programme scalaire :

$dot = 0.0$

10 $i=1, 64$

$dot = dot + A(i) * B(i)$



64 multiplications et additions

séquentielles


Vectorisation :

do 10 $i = 1, 64$

10 $dot(i) = A(i) * B(i)$

do 20 $i = 2, 64$

20 $dot(1) = dot(1) + dot(i)$



64 multiplications parallèles

**Sommation séquentielle de
64 sous-produits**

Ex: $A = B * s$

A et B vecteurs de longueur 200 éléments
s scalaire

V_i registres vectoriels de 64 flottants de 8



8
1 $R_a = \text{Adresse de A}$ $R_b = \text{Adresse de B}$ $F_s <-$



R0 contient 0

```

ADDI      R2,R0,#1600
ADD       R2,R2,Ra
ADDI      R1,R0,#8
MOVEI2S   VLR,R1
ADDI      R1,R0,#64
ADDI      R3,R0,#64

```

R2 <- Nb octets du vecteur
R2 <- Adresse de fin de A
 Calcul de la taille du premier sou
VLR <- Lg du sous vecteur N°1
R1 <- lg du premier vecteur
R3 <- lg des vecteurs suivants

loop:

3*n



```

LV        V1, Rb
MULTVS    V2,V1,Fs
SV        Ra, V2


ADD       Ra,Ra,R1
ADD       Rb,Rb,R1
ADDI      R1,R0,#512
MOVEI2S   VLR,R3
SUB       R4,R2,Ra
BNZ      R4, loop

```

Chargement du vecteur V1

V2 <- **V1 * Fs**
 Rangement du registre **V2**
 Passage aux vecteurs suivants
 de A
 de B
R1 <- **64 * 8**
VLR <- **64**
R4 <- **R2 -Ra**
 Brch si **R4 != 0**

2.1.6) Évaluation de performances des boucles vectorielles




2.1.7) Évaluation de l'accès mémoire

une mémoire centrale à 16 bancs et un temps d'accès à chaque banc de 12 cycles.
La mémoire délivre un élément tous les cycles.

Combien de cycles sont nécessaires pour charger dans le processeur un vecteur de 64 éléments ?

a) consécutifs (stride de 1)

b) séparés de 32 éléments (stride de 32)



2.2) Le modèle Data Parallel sur multiprocesseur

```
for i <- 0 step 1 until n-1 do
  begin
    C[ i, k] := 0                                (0 <= k <= n-1)
    for j <- 0 step 1 until n-1 do
      C[ i, k] := C[ i, k] + A[ i, j] * B[ j, k] (0 <= k <= n-1)
    end
```

être diffusé à tous les processeurs

Couple (banc mémoire, processeur)

- ❖ Calcul simultané de tous les éléments de la ième ligne
- ❖ Addition en série mais multiplication en parallèle




Exemple SSE2 Intel

- ❖ graphique 3D, encodage et décodage vidéo, reconnaissance de la parole, audio, internet (encryptage, décryptage), applications scientifiques.
- ❖ 70 nouvelles instructions SIMD
- ❖ Calculs sur 128 bits
 - 2 flottants double précision
 - 2 fois plus d'entiers que MMX
- ❖ Amélioration du contrôle du cache
 - Ne pas cacher trop de données
 - Préchargement
- ❖ 8 registres 128 bits

Calcul pour le graphique 3D

- ❖ Les objets 3D sont représentés par des milliers de polygones
 - Chaque sommet est représenté par un quadruplet X, Y, Z, W avec W une information de correction de perspective.
 - Dès qu'un objet se déplace ou tourne ou grandit ou diminue, une transformation géométrique doit être appliquée pour recalculer la forme du polygone via une **multiplication de matrice**.
 - 16 multiplications et 12 additions pour chaque sommet.



$$x' = a_0x + a_1y + a_2z + a_3$$

Sans SSE

16 multiplications et 12 additions

Avec SSE

Une instruction PMADD par ligne de la matrice i.e. 4 instructions



Le modèle Data Parallel sur multiprocesseur

For k:= 0 step 1 until n-2 do

Fork next

k:= n-1 ;

next : For i:= 0 step 1 until n-1 do

C[i,k] := 0 ;

For j:= 0 step 1 until n-1 do

C[i,k] := C [i,k] + A[i, j] * B[j,k] ;

Join N ;

Après le *Fork* une tâche (le code de *next* à *Join*) est alloué à un processeur libre

Tous les éléments de la *i*ème ligne sont calculés en parallèle, sur des processeurs parallèles associés à une valeur de *k*.

Après *Join* $N \leftarrow N + 1$; si $C \geq N$ alors poursuite en séquence du

2.3) Le modèle SPMID

processus différents dans un programme.

Les exécutables démarrent ensemble
La création des processus est statique.


Fichier source

Exécutable 1



Exécutable i

Exécutab


P1



Pi




a) Clusters et NOW : SCI, Myrinet,...



b) Exemple Cluster de PC

Processeurs Intel/Pentium






c) Exemples de réseau haute performance

- ❖ Scalable Coherent Interface (SCI)
 - Interconnexion pour clusters : Espace d'adressage global
- ❖ Asynchronous Transfert Mode (ATM)
 - Commutation de paquets de taille fixe (53 Octets)
- ❖ Myrinet
 - Gigabit/s communication de paquets (machine parallèle)
- ❖ HiPPI
 - Canal point à point parallèle de 32 ou 64 bits à 25 Mbit/s par ligne


Schéma d'une communication



2.4.3) Définitions

- ❖ Bande passante : Débit maximal pour propager l'information après son entrée sur le réseau
- ❖ Temps de transmission : Taille du message / bande passante (sans contention)
- ❖ Temps de transit : Temps pour que le premier bit arrive au récepteur
- ❖ Coût émission : Temps pour un processeur, pour délivrer un message sur le réseau
- ❖ Coût réception : Temps pour un processeur, pour retirer un message du réseau



Réseau d'Interconnexion




$$T(n)E-R = \text{overhead} + \text{routage} + \text{latence canal} + \text{content}$$

Le modèle LogP

P (processeurs)



...



o (overhead)




L (Latence)



g (ga)

Réseau d'interconnexion

2.4.4) Le coût d'une émission



Émetteur place le message dans un buffer de sortie

Préparation des paquets et transfert dans une file pour émission

Activation du handler de messages

Exécution du handler de messages

Temps d'occupation de la bande passante du réseau


Temps d'occupation du support hardware

Exemple

Processeur 1 Ghz : une instruction/cycle

Réseau : BP 2 Gb./s.

Messages : 1 Ko.



Coût de la communication : 6.020 instructions dont 1.924 dans le I

2.4.5) Calcul du temps d'exécution en parallèle

$$T = T_{seq} + T_{com}$$

T_{seq} est le temps d'exécution dans chaque processeur
 T_{com} le temps de LA MESSAGERIE.

$$T = n * g + Nc (Ts + Lc * Tb)$$

n = nombre de “ paquets ” d'instructions dans chaque processeur

g = nombre d'instructions par “ paquets ”

Nc = nombre de communications

Ts = temps d'établissement de la communication

Lc = longueur du message

Tb = temps d'émission par octets transmis

Si exécution et communication peuvent être recouvertes alors :

$$T = \max (n * g + N_c * T_s, N_c * L_c * T_b)$$

- Exemple IBM/SP2

$T_s = 39$ micros.

$T_b = 0,028$ micros.

Perf. du proc. = 328 Mflops/s. \Rightarrow 328 inst.flot/micros.

- Intel Pentium IV 3 Ghz
ou AMD Athlon 1.8 Ghz

Com \sim 60,000 instruction

prenant 2 messages par flots ($N_c = 2$) et $L_c = 1024$ octets:


$\max (n * g + 78, 57) =$

$n * g + 78$ micros. \Rightarrow latence équivaut à $328 * 78 = 25.000$ instructio

Exemple : Réseau Myrinet sur un Cluster de

La bande passante


- ❖ Mémoire Principale **960 Mo/s** => 7,6 Gb/s
- ❖ Bus PCI **32bits** à **66 MHz** => **2.12 Gb/s**
- ❖ Le réseau **de 10 Mb/s** à **1 Gb/s**




Les latences

- ❖ Latence de transport entre **100** et **600 ns**
- ❖ Latence du protocole de gestion, en **μ S**


Overhead « Interface PCI-Lanäi »




250 Mb/s



8 ports switch whormole



LANai Chip Architecture, V9



memory system: supply 64b x 132 MHz = 1056 MB/s
 peak demand PCI 512 MB/s
 RDMA 250 MB/s
 SDMA 250 MB/s
 left for CPU 44 MB/s

↑
priority




The NIC is implemented as four basic elements:


- A bus interface
- A link interface
- A static memory (SRAM)
- The Lanai chip
 - embedded processor
 - three DMA engines
 - two link FIFOs

The design goal of the firmware is to keep all three DMA engines active simultaneously.

Several user processes can have the ability to write messages into the NIC and read messages directly from the NIC, or to write message descriptors containing pointers to data that is to be DMA transferred through the card.



- (1) Ordre du CPU à l'automate pour transférer.
- (2) L'automate déclenche le transfert grâce au DMA.
- (3) Le transfert est réalisé directement de mémoire à mémoire.
- (4) Le CPU récepteur scrute la réception des données .




Les calculateurs parallèles
à mémoire partagée :
cohérence et consistance



1) Architecture (1)

a) Cache partagée


MÉMOIRE ENTRELACÉE



Architecture (2)

b) Bus mémoire partagé


MÉMOIRE ENTRELACÉE



Architecture (3)

c) Architecture hall de dans

MÉMOIRE Multibancs





2) Caractéristiques

- **Toutes les mémoires principales sont à égale distance de chaque processeur.**
- **Les caches jouent un rôle essentiel pour réduire la latence d'accès à cette mémoire**

Problème N°1 : la cohérence des caches

La lecture d'un mot doit retourner la valeur de la dernière écriture effectuée à cet emplacement.

Problème N°2 : la consistance de la mémoire


Un modèle de consistance mémoire spécifie des contraintes sur l'ordre dans lequel toutes les opérations mémoire sont effectuées.



3) Cohérence

Un système mémoire est cohérent si le résultat de n'importe quelle exécution est tel que, pour chaque donnée partagée il est possible de construire un ordre complet (toutes les L/E de tous les processus) conforme avec le résultat d'une exécution pour lequel

- ❖ Les opérations émises par n'importe quelle tâche se réalisent dans l'ordre dans lequel elles auraient été émises par cette tâche
- ❖ La valeur retournée par chaque lecture est la dernière valeur écrite dans cette même mémoire






4) Solutions


❖ Bus snooping

Utilise la propriété inhérente à la structure de BUS : toutes les transactions passent par le BUS, une seule à la fois et tous les contrôleurs de cache ont accès à ce bus unique.

Tous les contrôleurs de cache espionnent le BUS et analysent les transactions : si l'adresse vue sur le BUS correspond à une adresse contenue dans une ligne de son cache alors il INVALIDE ou MET_A_JOUR la copie

hes





5) Analyse de performance

- ❖ Toutes les écritures mémoires font directement accès à la mémoire (Write_through) => consommation de la bande passante mémoire notamment en multiprocesseur :

Exemple :


Soit un Proc à 1Ghz ; CPI =1 et 5% des instructions sont des stores 8 octets. Combien de procs saturent la bande passante mémoire pour un bus à 1,6 GB/s ? (ignorant une contention par ailleurs)

Nb écritures : $0,05 * 1 * 10^{9} = 50$ millions/s**

Bande passante : $8B * 50M/s = 400$ MB/s

Nb procs : $1600/400 = 4$

6) Invalidation-based Protocole pour un cache cohérent write-through



Transaction initiée par le Bus-Snoop

Transaction initiée par le Pr

A/B *A est observé, B est gé*

Exemple : un protocole d'invalidation à 3 états cache write back.

M Modifié Seulement ce cache a une copie valide, et la copie en mémoire n'est pas à jour.

S Shared Le bloc est présent dans le cache, à jour en mémoire et dans 0 ou N caches

I Invalide Le bloc est invalide



PrWr/BusRdX

Sur une écriture d'un bloc PrWr qui passe de l'état I à l'état S vers l'état M, toutes les copies de ce bloc doivent être invalidées par une transaction bus RdX (copie exclusive). Cette transaction ordonne les écritures d'invalidation et donc la cohérence des caches

PrRd/- PrWr/-

Les lectures/écritures peuvent s'appliquer sur un bloc qui existe ou non dans le cache. Si le bloc n'existe pas, un nouveau bloc existant doit être remplacé et son contenu écrit en mémoire

PrRd/BusRd

Un défaut de cache engendre un accès bus qui doit fournir la donnée. Celle-ci provient d'un cache ou de la mémoire et n'a pas à être modifiée


BusWr

Cette transaction est engendrée par un contrôleur de cache sur une écriture (Write Back). La mémoire est mise à jour avec la valeur contenue dans le cache

Cas N°1


oc passe de I a S ;
s autres blocs dans
es caches dans l'état S
ent le Bus/Rd sans rien faire,
ttant à la mémoire de
re avec les données.

processeur lit un bloc invalide
(non présent) dans le cache
ui provoque un BusRd.



Si un cache possède ce bloc dans l'état modifié, il écarte ce bloc en mettant sur le bus, puis fait passer ce bloc dans l'état partagé.

Généralisation (protocole MSI)



Modifié

shared

invalid

Le protocole MSI sur l'exemple (T7)

Action du processeur	Etat de P1	Etat de P2	Etat de P3	Action sur le bus	Données transmises
P1 lit U	S	—	—	BusRD	Par Mémoire
P3 lit U	S	—	S	BusRD	Par Mémoire
P3 écrit U	I	—	M	BusRDX	A la mémoire
P1 lit U	S	—	S	BusRD	par Cache P3
P2 lit U	S	S	S	BusRD	par Mémoire